ÄÄÇ»ÅÍ > RAM > DDR
»ï¼º DDR 512M PC-2700¢â
PC2700 ±Ô°ÝÀ¸·Î µ¿ÀÛÇÏ´Â »ï¼º DDR-SDRAM
Á¦Á¶È¸»ç : »ï¼ºÀüÀÚ
Ãâ½ÃÀÏÀÚ : 2003/06
ÆÇ¸Åȸ»ç :
À¯Åëȸ»ç :
AS¿¬¶ôó :
ÀüÈ­¹øÈ£ :

 
ÄÄÇ»ÅÍÀü¹®¼îÇθô
¼îÇθô °¡°Ý ±¸¸Å ¸ÅÀåÆÇ¸Å ¹è¼Ûºñ¿ë Áö¿ª ¼öÁ¤ÀÏÀÚ
Á¦Ç°»ó¼¼Á¤º¸
by (ÁÖ)µðºñ³ª¿Í

Á¦Ç°Á¦°øÃ³ : µðÁö¿÷½ºÄÚ¸®¾Æ 02-715-7787
»ï¼º DDR 512M PC-2700¢â
PC2700 ±Ô°ÝÀ¸·Î µ¿ÀÛÇÏ´Â »ï¼º DDR-SDRAM

Á¦Ç° »ó¼¼½ºÆå

[ ÁÖ¿ä ºÐ·ù ]
Á¦Ç° ºÐ·ùDDR»ç¿ë ÀåÄ¡PC¿ë
ÆÐŰÁö ¸Þ¸ð¸® ¿ë·®512MB
µ¿ÀÛ Å¬·°333Mhz¼ÒÄÏ ±Ô°Ý184ÇÉ
ÀÛµ¿ Àü¾Ð CAS Latency 
[ ºÎ°¡ ±â´É ]
ECC REG 
LP »çÀÌÁî FB-DIMM 
¹æ¿­ÆÇ   
[ ±âŸ ]
±âŸ 
ÄÁÅÙÃ÷Á¦ÀÛ»ç : (ÁÖ)µðºñ³ª¿Í
HTML Document ¡¡

»ï¼º DDR SDRAM PC2700 512MB ¾ç¸é ¸Þ¸ð¸®ÀÔ´Ï´Ù. DDR333 ¸Þ¸ð¸®·Î 333MHz·Î µ¿ÀÛÇϸç 512MBÀÇ ¿ë·®À» °¡Áö°í ÀÖÀ¸¸ç CL 2.5·Î ¼³Á¤µÇ¾î ÀÖ½À´Ï´Ù.

º» ¸Þ¸ð¸®´Â 166MHz(DDR333MHz)·Î µ¿ÀÛÇϸç CL 2.5ÀÇ ·¹ÀÌÅϽø¦ °¡Áø Á¦Ç°ÀÔ´Ï´Ù. (¸Þ¸ð¸®ÀÇ ½ºÆåÀº ÇØ´ç ¸ðµâ³Ñ¹öÀÇ º¯°æ¿¡ ÀÇÇØ º¯°æµÉ ¼ö ÀÖ½À´Ï´Ù. ÀÚ¼¼ÇÑ »çÇ×Àº »ï¼º ¹ÝµµÃ¼ ȨÆäÀÌÁö¸¦ Âü°íÇϽñ⠹ٶø´Ï´Ù.)

¡¡

Power supply : Vdd=2.5V ¡¾ 0.2V, Vddq=2.5V ¡¾ 0.2V
Double-data-rate architecture;two data transfers per clock cycle
Bidirectional data strobe(DQS)
Differential clock inputs(CK and /CK)
DLL aligns DQ and DQS transition with CK transition
Programmable Read latency 2, 2.5 (clock)
Programmable Burst length (2,4,8)
Programmable Burst type (sequential & interleave)
Edge aligned data output,center aligned data input
Auto & Self refresh, 7.8us refresh interval(8K/64ms refresh)
Serial presence detect with EEPROM
PCB : Height 1,250 (mil), single (256MB), double (512MB) sided

¡¡

 

 
º» ÀÚ·áÀÇ ÀúÀÛ±ÇÀº (ÁÖ)µðºñ³ª¿Í¿¡ ÀÖÀ¸¸ç µ¿ÀǾøÀÌ ¹«´Üº¹Á¦ ¹× °¡°ø, ÀÓÀÇ·Î »ç¿ë½Ã
¹ý¿¡ ÀÇÇÑ Ã³¹ú
À» ¹ÞÀ» ¼ö ÀÖ½À´Ï´Ù. ¶ÇÇÑ »ó±â ³»¿ëÀº Á¦Á¶»çÀÇ ÃÖÃÊ Á¤º¸¿¡ ÀÇÇØ Á¦ÀÛµÈ
»óǰ Á¤º¸·Î Á¦Á¶»ç »çÁ¤¿¡ µû¶ó º¯°æµÉ ¼ö ÀÖÀ¸¸ç ÀÌ¿¡ ´ëÇÏ¿© ´ç»ç´Â Ã¥ÀÓÁöÁö ¾Ê½À´Ï´Ù.
* ÃÖÁ¾¼öÁ¤ÀÏ : 2003-01-03
* ÀúÀ۱ǹýó¹ú * ÀúÀ۱Ǿȳ» {ÄÜÅÙÃ÷Á¤º¸Á¦ÀÛ ¢ßµðºñ³ª¿Í}

ÀúÀÛ±Ç Q&A ÃßõÇϱâ


Æ÷Åä¹ðÅ© TOP
È®´ëº¸±â
È®´ëº¸±â
È®´ëº¸±â
È®´ëº¸±â
È®´ëº¸±â
È®´ëº¸±â
È®´ëº¸±â
È®´ëº¸±â


»ç¿ëÀÚÀÇ°ß±Û TOP


»óǰÀÌ¿ëÈıâ TOP